طراحی و شبیه سازی سنتز کننده فرکانسی تمام دیجیتال برای استاندارد ieee802.11a

در این پایان نامه هدف، طراحی و شبیه سازی سنتز کننده ی فرکانسی تمام دیجیتال برای پوشش استاندارد ieee802.11a می باشد. سنتز کننده ی فرکانسی تمام دیجیتال از بلوک هایی، از جمله نوسان ساز کنترل شده با کلمات دیجیتال، مبدل زمان به دیجیتال، فیلتر و اجزای کنترلی فرکانس مورد نظر تشکیل می شود. این پایان نامه ابتدا به طراحی و شبیه سازی هر یک از این بلوک های ذکر شده پرداخته و سعی بر بهبود در کارایی آنها شده است. سپس کل مدار های طراحی شده دریک جا برای طراحی وشبیه سازی سنتزکننده مورد نظر بکار برده می شود. کنترل نوسان توسط بانک خازنی موجود در نوسان ساز کنترل شده با کلمات دیجیتال انجام می شود. در این سیستم ترکیبی از روش دودویی و فیبوناچی جهت کنترل گام های بزرگ، وزن-دهی واحد و استفاده از مدولاتور سیگما-دلتا برای گام های ریز و اعشاری استفاده شده است. به منظور کاهش تاخیر و نیز افزایش رزولوشن مبدل زمان به دیجیتال از ترکیب روش های ورنیر و حلقه ی چند مسیره استفاده شده است. در حلقه ی درونی مبدل زمان به دیجیتال عمل بهینه نمودن توان مصرفی مبدل با استفاده از اسیلاتور حلقوی کنترل شده انجام می شود. تقسیم کننده ی 2/3 برای کاهش فرکانس خروجی اسیلاتور کنترل شده با کلمات دیجیتال طراحی و شبیه سازی شده است. این بلوک در فرکانس 5.1-5.8ghz کارایی لازم را دارد. با کاهش فرکانس، بستر را برای کار دیگر المان های موجود در بخش کنترلی سنتز کننده ی فرکانسی، با مصرف توان کمتر فراهم می نماید.